Инженер по верификации FPGA Вакансия партнера

Обязанности
Работа с проектной документацией: архитектурными спецификациями, алгоритмами, микроархитектурными спецификациями;
Определение стратегии верификации основываясь на техническом задании и архитектурных спецификациях;
Разработка детальных верификационных планов ip-блоков на основе проектной документации;
Разработка функциональных (модульных и системных) тестов на языках SystemVerilog/C/Assembler/Python по плану верификации;
Разработка тестового окружения;
Разработка тестов с использованием методологии UVM;
Отладка тестов в функциональном симуляторе Ручные и авто запуски регрессионного тестирования, анализ результатов;
Первичный анализ ошибок, локализация проблемной области, формирование отчётов об ошибках для команды RTL;
Сбор метрик и оценка качества покрытия совместно с RTL-инженерами.

Требования
Глубокие навыки понимания и программирования FPGA;
Опыт создания тестового окружения и верификации узлов и модулей ПЛИС в популярных симуляторах;
Опыт разработки аппаратных блоков на языке описания Verilog/ System Verilog.